TIMSK2 = (1 << OCIE2B); // enable tx and wait for start\r
EICRA = (1 << ISC01); // -ve edge\r
EIMSK = (1 << INT0); // enable INT0 interrupt\r
TIMSK2 = (1 << OCIE2B); // enable tx and wait for start\r
EICRA = (1 << ISC01); // -ve edge\r
EIMSK = (1 << INT0); // enable INT0 interrupt\r